business too
• Infinite growth & responsibility: We're early-stage; your impact will shape our future. You'll be essential to TextYess's success
📝 Hiring Process
To help you prepare, here's what to expect in our Full Stack Engineer interview:
• 30-min...
per l'elevata competenza tecnica e per l'attenzione alla sostenibilità e all'innovazione dei propri processi.
In un'ottica di potenziamento del team tecnico, ci ha incaricati di selezionare la seguente figura professionale:
STAGE UFFICIO TECNICO
La risorsa...
Stack
• Creation of monitoring dashboard
• Coordinate with the development team toimprove the delivery process and the robustness of deployments
• Management and monitoring of continuous delivery processes for clients
• Ability to Play the Q&A Engineer...
si distingue per l'elevata competenza tecnica e per l'attenzione alla sostenibilità e all'innovazione dei propri processi.
In un'ottica di potenziamento del team tecnico, ci ha incaricati di selezionare la seguente figura professionale:
STAGE UFFICIO TECNICO...
in progettazione di IC analogici
per power electronics
Progettazione di gate driver ad alta tensione
Laurea magistrale in Ingegneria Elettronica (o
equivalente)
Conoscenza di tecniche di controllo digitale per power
stage
Ottima padronanza di Cadence...
per il prodotto e per le nuove tecnologie e dal desiderio di superare sempre noi stessi. Riscopriamo ogni giorno la bellezza del "savoir faire" italiano, dove nessun dettaglio è lasciato al caso e la persona è al centro dell'intero processo produttivo.
Far parte...
magistrale in Ingegneria Elettronica o affini (con
tesi su circuiti analogici)
Stage/tesi su nodi FinFET o FD-SOI
avanzati
Buona conoscenza di Cadence Virtuoso/Spectre e
basi di modellistica FinFET
Esperienza con layout-parasitic extraction...
verrà inserita in stage all'interno dell'ufficio di Manufacturing Science e avrà il compito di supportare le attività del reparto riguardanti il monitoraggio e le iniziative di miglioramento continuo del processo produttivo.
Dopo un periodo di formazione...
triennale/magistrale in Ingegneria Elettronica o
affini
Stage/tesi su layout analogico (≥ 6 mesi)
Conoscenza di Cadence Virtuoso e concetti
PDK
Familiarità con nodi < 110 nm o processi BCD/HV
Comprensione di design-rule, DRC/LVS e
basi di matching...